(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-305629

技術表示箇所

(43)公開日 平成8年(1996)11月22日

(51) Int.Cl.6

識別記号

庁内整理番号

FΙ

G 0 6 F 12/06

510

G 0 6 F 12/06

510A

審査請求 未請求 請求項の数7 OL (全 12 頁)

(21)出願番号

特願平7-101059

(22)出願日

平成7年(1995)4月25日

(71)出願人 390009531

インターナショナル・ビジネス・マシーン

ズ・コーポレイション

INTERNATIONAL BUSIN

ESS MASCHINES CORPO

RATION

アメリカ合衆国10504、ニューヨーク州

アーモンク (番地なし)

(72)発明者 福 嶋 利 明

神奈川県大和市下鶴間1623番地14 日本ア

イ・ピー・エム株式会社 大和事業所内

(74)代理人 弁理士 合田 潔 (外2名)


最終頁に続く

(54)【発明の名称】 メモリ・アクセス制御装置及びメモリ・アクセス制御方法、コンピュータ・システム

(57)【要約】 (修正有)

【目的】 記憶容量やメモリ・チップの配列が異なる多種類の増設メモリ(DIMMカード)を装着しても、メモリ・コントローラの各出力信号線(RAS, CAS, WE, MA)の信号波形やタイミングを動的に補償できる。

【構成】 標準メモリの他に増設メモリを装着可能なコンピュータ・システムに用いられ、1以上の信号線によって該メモリへのアクセスを制御するためのメモリ・アクセス制御装置において、装着された増設メモリの識別データを読み取るための識別手段と、識別データに基づいて各信号線の最適な出力電流値を判別する判別手段と、判別結果に基づいて各信号線の出力電流を調整する手段とをさらに具備するメモリ・アクセス制御装置である。



【特許請求の範囲】

【請求項1】標準メモリの他に増設メモリを装着可能な コンピュータ・システムに用いられ、1以上の信号線に よって該メモリへのアクセスを制御するためのメモリ・ アクセス制御装置において、装着された増設メモリの識 別データを読み取るための識別手段と、該識別データに 基づいて前記各信号線の最適な出力電流値を判別する判 別手段と、該判別結果に基づいて前記各信号線の出力電 流を調整する手段とをさらに具備することを特徴とする メモリ・アクセス制御装置

【請求項2】標準メモリの他に増設メモリを装着可能な コンピュータ・システムに用いられ、1以上の信号線に よって該メモリへのアクセスを制御するためのメモリ・ アクセス制御装置において、

装着された増設メモリの識別データを読み取るための識 別手段と、

識別データと前記各信号線の最適な出力電流値との関係 を予め格納しておき、該格納されたデータに基づいて各 信号線の最適な出力電流値を判別する判別手段と、

各信号線の出力電流値を調整可能な調整手段と、

該判別結果に基づいて前記調整手段を制御する制御手段 と、をさらに具備することを特徴とするメモリ・アクセ ス制御装置

【請求項3】前記増設メモリはDIMM (Dual Inline Memory Module) カードであり、その識別データとは I D番号のことである請求項1又は請求項2のいずれかに 記載のメモリ・アクセス制御装置

【請求項4】前記各信号線は、RAS信号、CAS信 号、WE信号、メモリ・アドレス・パスを含むことを特 **徴とする請求項1又は請求項2のいずれかに記載のメモ 30** リ・アクセス制御装置

【請求項5】標準メモリの他に増設メモリを装着可能な コンピュータ・システムに用いられ、1以上の信号線に よって該メモリへのアクセスを制御するためのメモリ・ アクセス制御方法において、

装着された増設メモリの識別データを読み取るための識 別段階と、

該識別データに基づいて前記各信号線の最適な出力電流 値を判別する判別段階と、

該判別結果に基づいて前記各信号線の出力電流を調整す 40 る段階と、をさらに具備することを特徴とするメモリ・ アクセス制御方法

【請求項6】前記コンピュータ・システムの電源投入時 に前記各段階を実行することを特徴とする請求項5に記 載のメモリ・アクセス制御方法

【請求項7】 CPUと、標準メモリと、複数種類の増設 メモリを装着するためのスロットと、前記標準メモリ及 び前記スロットに連結した1以上の信号線を介して標準 メモリ及び増設メモリへのアクセスを制御するためのメ

スを含むコンピュータ・システムにおいて、前記各信号 線の最適な出力電流値を増設メモリの種類と関連付けて 前記ROMの中に格納したことを特徴とするコンピュー タ・システム

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、標準メモリの他に増設 メモリを装着可能なコンピュータ・システムの中で用い られて該メモリへのアクセスを制御するためのメモリ・ アクセス制御装置及びメモリ・アクセス制御方法に係 10 り、特に、メモリ・アクセスを制御するためのメモリ・ パスの各信号線の動作特性を好適に補償するメモリ・ア クセス制御装置及びメモリ・アクセス制御方法に関す る。更に詳しくは、本発明は、記憶容量やメモリ・チッ ブの配列が異なる多種類の増設メモリを装着しても、メ モリ・バスの各信号線の動作特性を動的に補償できるメ モリ・アクセス制御装置及びメモリ・アクセス制御方法 に関する。

[0002]

【従来の技術】昨今の技術革新に伴い、デスクトップ 型、ノートブック型など各種パーソナル・コンピュータ が開発され市販されている。

【0003】パーソナル・コンピュータ(以下、「P C」という)が、CPUの他に、メイン・メモリ、RO M、メモリ・コントローラ、DMAコントローラなど多 数のデバイスで構成されている、ということは既に広く 知られている。CPUとデバイスとの間は、アドレス信 号線、データ信号線、コントロール信号線などからなる 共通信号伝送路(いわゆる「パス」)で連絡しており、 CPUや各デパイスは信号線にロー/ハイ・レベルの組 合せで構成される信号を交換することによって意思を伝 達できるようになっている。CPUは、オペレーティン グ・システム(OS)の制御下で各種アプリケーション を実行するためのものである。また、メイン・メモリ は、読み書き可能な記憶装置であり、オペレーティング ・システムやアプリケーションをロードするための領域 として、あるいはCPUがタスクを実行するための作業 領域として使われるようになっている。メイン・メモリ には、SRAM (Static Random Access Memory) に比 しアクセス速度は劣るが、大容量を低コストで製造でき るDRAM (Dynamic Random Access Memory) が用いら れるのが一般的である。

【0004】 PCに標準装備されるメイン・メモリの記 憶容量は、例えば4MB若しくは8MB程度である。し かし、メモリの記憶容量はシステムの実行速度に大きく 影響することや、大規模なアプリケーションやグラフィ ックスを利用可能にすることなどの理由により、標準メ モリ以上の記憶容量が必要な場合が多い。そこで、最近 のPCは、メモリの増設を許す構造になっているものが モリ・コントローラと、ROMと、その他の周辺デパイ 50 多い。いわゆるSIMM(Single Inline Memory Modul

e) やDIMM (Dual Inline Memory Module) は増設メ モリの代表例であり、略長方形のプリント基板上に複数 のDRAMチップを並べて構成されるメモリ・カードで ある。PCは、メイン・ポード上にDIMMやSIMM のカード・エッジ端子を収容するためのスロットを用意 しており、必要に応じて挿脱できるようになっている。 DIMMは、2MB (1パンク), 4MB (1パンク/ 2パンク), 8MB (1パンク/2パンク), 16MB (1パンク/2パンク), 及び32MB (2パンク)の 複数種類のタイプが既に市販されている。

【0005】CPUから標準メモリ若しくは増設メモリ へのアクセス要求は、メモリ・コントローラが処理する ようになっている。すなわち、メモリ・アクセス要求が 発行されると、メモリ・コントローラがどのDRAMチ ップのどこに所望のデータが存在するかを判断してチッ プへのアクセスを制御する訳である。図5には、PCの うちメモリ周辺の構成要素を模式的に図解してある(P Cは他の多くのハードウェア構成要素を含んでいるが、 説明の便宜上省略してある)。同図において、PCは、 標準メモリの他、DIMMカードを収容するためのDI MMソケットを備えている。メモリ・コントローラから 標準メモリ及びDIMMソケットには、メモリ・アドレ スを特定するための12本の信号線からなるメモリ・ア ドレス(MA)パスと、各メモリ・チップの行アドレス の読み取りタイミングを制御するための6本の行アドレ ス読取り(RAS:Row Address Strobe)信号線と、各 メモリ・チップの列アドレスの読み取りタイミングを制 御するための4本の列アドレス読取り (CAS:Column Address Strobe) 信号線と、データの書込み動作を付 勢するための1本のWE信号線が出力されている(但 し、各信号線の本数はパス等の規格に準拠するに過ぎ ず、説明の本質ではない)。これらの信号線を総称して 「メモリ・バス」ともいう。また、標準メモリ/DIM MソケットとCPUとの間は、データを授受するための 32ピット幅のデータ・バスで結ばれている。メモリ・ コントローラは、所定のタイミングでメモリ・パスの各 信号線にロー/ハイ・レベルの組合せからなる信号を送 出することによって、標準メモリ及びDIMMカードへ のアクセス動作を制御するようになっている。

【0006】ここで、メモリ・コントローラによるメモ 40 リ・アクセス制御プロセスを、メモリ・リード(読み出 し) の場合を例にとって説明しておく。図6には、メモ リ・リード動作の様子をタイムチャートで示してある (但し、本例では、RAS, CAS, WEの各信号はア クティブ・ロー方式で駆動するようになっている)。同 図において、メモリ・コントローラは、MAパスに送出 した行アドレスが確定してから所定の遅延時間T1後に RAS信号を付勢する。RAS信号に応答してメモリに は行アドレスが取り込まれる。また、メモリ・コントロ

所定の遅延時間T2後にCAS信号を付勢する。そし て、CAS信号に応答してメモリには列アドレスが取り 込まれる。また、MAバスに送出した列アドレスが確定 してから所定の遅延時間T3後にメモリ中の該当するメ モリ・アドレスからはデータが出力される。CPUは、 CAS信号が次に立ち上がるまでの間に出力データを読 み取るようになっている。なお、メモリ・リード時には WE信号は付勢されない。

【0007】ところで、近年CPUの高速化に伴って、 10 CPUとDRAMとの速度差が拡大する傾向にある。メ モリ・アクセス・タイムはコンピュータ・システムのオ ーパーヘッドの要因の1つであり、これを短縮化がPC の設計者にとって急務であると言えよう。メモリ・アク セス・タイムを短縮化するためには、メモリ・コントロ ーラは、RAS, RAS, WEなどの各信号を所定時間 内にロー・レベルからハイ・レベルに又はハイ・レベル からロー・レベルに切り換える能力が要求される(デバ イスのこのような能力を「ドライブ能力」という)。例 えば図6に示すようなメモリ・リード・サイクルの場 合、立下がりから立上りまでの間隔が最も短いCAS信 号のドライブ能力が最もクリティカルである。もしドラ イブ能力が弱ければ、信号の立上り・立下がり時に甚だ しい過渡応答を起こしてしまう。このような過渡応答 は、列アドレスの読み取りタイミングやデータの出力タ イミングを遅延させてしまい、時間マージンを小さくし てしまう。逆に、ドライブ能力が強過ぎると、信号の立 上り・立下がり時に振動を生じて電圧マージンが小さく なってしまい、信号が安定するまで時間がかかったり誤 動作を誘発することになる。

【0008】信号の波形整形及びタイミング調整を行う ために、従来、以下のような解決策が講じられていた。 【0009】解決法1:従来、信号の波形を整形したり タイミングを調整するために、図7に示すように、出力 側デバイス (メモリ・コントローラを含む) の出力信号 線上に、ダンパ抵抗Roを直列的に挿入したり、抵抗体 RrとキャパシタCrとからなる終端回路を並列的に接続 したりしていた。この場合、Ro, Rr, Crなどは、設 計・製作時にシミュレーションや実験で検証を行うこと によって最適な値に調整するようになっている。しかし ながら、このような手法は、デバイスのドライブ能力自 体を直接的且つ動的に調整するものではない。 R 』、 Rr, Crなどのパラメータの最適値は、入力側デパイス (すなわちメモリ) の負荷の量に応じて変化すると予測 される。例えば、メモリ・コントローラの場合、DIM Mカードを差すことにより、あるいはDIMMカードの 種類を変えることによって、メモリ・コントローラの負 荷は簡単且つ動的に変わってしまう。本願発明者らは、 スロットに装着したDIMMカードの容量に応じてメモ リ・コントローラの出力信号の波形やタイミングが変動 ーラは、MAパスに送出した列アドレスが確定してから 50 するということを、経験に基づく実験的な努力によって

確認した。図8には検証データを示してあるが、同図に よれば、4MB、8MB、16MBという具合に増設メ モリの記憶容量を増大させる従ってRAS信号の波形が 徐々になまっていく様子を明瞭に理解できよう。また、 本願発明者らは、DIMMカードの記憶容量が同じであ っても、メモリ・チップの配列(すなわちバンク数)に よってもメモリ・コントローラの各信号線のドライブ能 力は影響を受けるという現実を導き出した。図9には、 8MBで1パンク方式及び2パンク方式それぞれにおけ るDIMMカード内のメモリ・チップの配列を模式的に 10 示してある(但し、WE信号線とMA信号線は、全ての メモリ・チップに入力されることが自明なので、省略し てある)。ここで、各信号線への負荷が信号線を入力す るメモリ・チップ数に比例するものと仮定すれば、1パ ンク方式の場合における各信号線の負荷は(WE、M A, CAS, RAS1#, RAS2#) = (6, 6, 6)2, 6, 0) であり、また、2パンク方式の場合におけ る各信号の負荷は(WE, MA, CAS, RAS1#, り、最適なドライブ能力は、DIMMカード内のメモリ 20 ・チップ構成に影響され、また、影響の受け方は各信号 線によって区々なのである。開発段階において全種類の DIMMカードをサポートするようにダンパ抵抗や終端 回路を最適値に調整することは極めて困難である。した がって、解決法1は、開発期間の長期化やコスト増大を 招きかねない。

【0010】解決法2:例えば日本アイ・ピー・エム (株) が市販するThinkPad 755CD/CE /CSE ("Think Pad"は米IBM社の登録商 標)では、増設メモリの有無やその種類の影響を除去す 30 るために、メモリ・コントローラから標準メモリ及びD IMMソケットに向かう各出力信号線上にバッファを挿 入するようにした。図10には、これを模式的に図解し てある。この場合、DIMMカードを挿入して負荷が増 大しても、メモリに著説入力する信号はパッファによっ て駆動されるので、メモリ側からはメモリ・コントロー ラのドライブ能力の変動が見えなくなる。また、DIM Mカードが挿入されたことによる負荷変動は、メモリ・ コントローラ側からは見えなくなる。但し、この手法で は、メモリ・パスの各信号線にパッファを挿入しなけれ 40 ばならず、その分コスト高になり、また、メイン・ボー ドの実装面積を割くことにもなる。また、バッファーを 挿入した分だけ信号の伝搬が遅延することになる。

【0011】要するに、いずれの解決法であっても、ユーザが必要に応じて適宜記憶容量やチップ構成の異なる 増設メモリを装着できる、という環境下で、メモリ・コントローラのドライブ能力を動的に補償できるシステム は今までに存在しなかったのである。

【0012】なお、上述したような出力信号のドライプ 別データとはID番号のことである。また、各信号線と能力(若しくは信号の波形とタイミング)の問題は、メ 50 は、メモリ・バスに含まれるRAS信号、CAS信号、

;

モリ・コントローラに固有の問題ではなく、ロー/ハイ・レベルの組合せによって信号を出力する全てのデパイスに該当する。但し、コンピュータ・システムのオーバーヘッドをなくす上でメモリ・アクセス・サイクルの短縮化が必須であるという理由から、とりわけメモリ・コントローラには正確な信号波形を出力できるドライブ能力が要求されているのである。

[0013]

【発明が解決しようとする課題】本発明の目的は、標準 メモリの他に多種類の増設メモリを装着可能なコンピュ ータ・システムの中で用いられて、該メモリへのアクセ スを制御するための優れたメモリ・アクセス制御装置及 びメモリ・アクセス制御方法を提供することにある。

【0014】本発明の更なる目的は、メモリ・アクセスを制御するためのメモリ・パスの各信号線の動作特性を好適に補償するメモリ・アクセス制御装置及びメモリ・アクセス制御方法を提供することにある。

【0015】本発明の更なる目的は、記憶容量やメモリ・チップの配列が異なる多種類増設メモリを装着しても、メモリ・バスの各信号線の動作特性を動的に補償できるメモリ・アクセス制御装置及びメモリ・アクセス制御方法を提供することにある。

[0016]

【課題を解決するための手段及び作用】本発明は、上記課題を参酌してなされたものであり、その第1の側面は、標準メモリの他に増設メモリを装着可能なコンピュータ・システムに用いられ、1以上の信号線によって該メモリへのアクセスを制御するためのメモリ・アクセス制御装置において、装着された増設メモリの識別データを読み取るための識別手段と、該識別データに基づいて前記各信号線の最適な出力電流値を判別する判別手段と、該判別結果に基づいて前記各信号線の出力電流を調整する手段とをさらに具備することを特徴とするメモリ・アクセス制御装置である。

【0017】また、本発明の第2の側面は、標準メモリの他に増設メモリを装着可能なコンピュータ・システムに用いられ、1以上の信号線によって該メモリへのアクセスを制御するためのメモリ・アクセス制御装置において、装着された増設メモリの識別データを読み取るための識別手段と、識別データと前記各信号線の最適な出力電流値との関係を予め格納しておき該格納されたデータに基づいて各信号線の最適な出力電流値を判別する判別手段と、各信号線の出力電流値を調整可能な調整手段と、該判別結果に基づいて前記調整手段を制御する制御手段とをさらに具備することを特徴とするメモリ・アクセス制御装置である。

【0018】なお、ここでいう増設メモリとはDIMM (Dual Inline Memory Module) カードであり、その識別データとはID番号のことである。また、各信号線とは、メモリ・バスに含まれるRAS信号、CAS信号、

WE信号、メモリ・アドレス・パスなどを指す。

【0019】また、本発明の第3の側面は、標準メモリの他に増設メモリを装着可能なコンピュータ・システムに用いられ、1以上の信号線によって該メモリへのアクセスを制御するためのメモリ・アクセス制御方法において、装着された増設メモリの識別データを読み取るための識別段階と、該識別データに基づいて前記各信号線の最適な出力電流値を判別する判別段階と、該判別結果に基づいて前記各信号線の出力電流を調整する段階とをさらに具備することを特徴とするメモリ・アクセス制御方 10 法である。

【0020】各段階は、例えばコンピュータ・システム の電源投入時に一度実行すればよい。

【0021】また、本発明の第4の側面は、CPUと、標準メモリと、複数種類の増設メモリを装着するためのスロットと、前記標準メモリ及び前記スロットに連結した1以上の信号線を介して標準メモリ及び増設メモリへのアクセスを制御するためのメモリ・コントローラと、ROMと、その他の周辺デパイスを含むコンピュータ・システムにおいて、前記各信号線の最適な出力電流値を 20 増設メモリの種類と関連付けて前記ROMの中に格納したことを特徴とするコンピュータ・システムである。

【0022】スロットに装着するDIMMカードの種類によってメモリ・コントローラのドライブ能力が変動することは、「従来の技術」の項でも述べた通りである。しかしながら、装着時のドライブ能力はDIMMカード自体の仕様ではなく、DIMMカードのメーカ側から提供されるものではない。したがって、予め各DIMMカードを装着したときの最適値を測定しておき、且つROMなどの不揮発性メモリに格納しておけば、好適に本発 30明を具現することができる。

【0023】しかして、本発明に係るメモリ・アクセス制御装置及びメモリ・アクセス制御方法よれば、記憶容量やメモリ・チップの配列が異なる多種類の増設メモリ(DIMMカード)を装着しても、メモリ・コントローラの各出力信号線(RAS, CAS, WE, MA)の信号波形やタイミングを動的に補償することができる。

【0024】また、本発明に係るメモリ・アクセス制御 装置及びメモリ・アクセス制御方法によれば、メモリ・ コントローラの各出力信号線の信号波形やタイミングの 40 調整を、回路の実装面積を増大させることなく、且つ低 コストで実現することできる。

【0025】本発明のさらに他の目的、特徴や利点は、 後述する本発明の実施例や添付する図面に基づくより詳 細な説明によって明らかになるであろう。

[0026]

【実施例】以下、図面を参照しながら本発明の実施例を 詳解する。

【0027】A. パーソナル・コンピュータのハードウェア構成

図1は、本発明の実施に供されるパーソナル・コンピュ ータ (PC) 1の主要なハードウェア構成要素の結合関 係を示したプロック図である。PCは、他の多くのハー

ドウェア構成要素とそれらを連結するための配線を含んでいるが、本実施例の説明とは無関係なので省略してあ

【0028】図1において、CPU11は、32ビット幅のアドレス・バスと、32ビット幅のデータ・バスと、nビット幅(但し、nは正の整数)のコントロール・バスを含むプロセッサ・バス12を介して、メモリ・コントローラ13、ISAバス・コントローラ14などの他のデバイスと連絡している。プロセッサ・バス12は、例えばVL(VESA Local)バスやPCI(Peripheral Component Interconnect)バスでよい。CPU11は、オペレーティング・システムの制御下で各種アプリケーションを実行するためのものであり、メモリ・コントローラ13に対して随時メモリ・アクセス要求を発行するようになっている。CPU11は、例えば米インテル社製のDX2でもよい。

0 【0029】メモリ・コントローラ13は、アクセス要求されたデータがメモリ15,17のどのDRAMチップのどこに存在するかを判断してメモリ・アクセスを可能ならしめるためのデバイスであり、メモリ・アドレス(MA)バスとRAS,CAS,WE各信号線を含んだメモリ・バス20を標準メモリ15及びDIMMソケット16の各々に入力している。

【0030】標準メモリ15とDIMMソケット16の各々は、メモリ・バス20を入力している他、プロセッサ・バス中のデータ・バスと双方向で連結して、CPU11からの読み出し及び書き込みが可能となっている。

【0031】標準メモリ15は、[従来の技術]の項で 前述したように、DRAMで構成され、例えば4MBの 記憶容量を有している。一方、DIMMソケット16 は、DIMMカード17のカード・エッジ端子部(図示 しない) の取付けを許す機械的構造になっている。DI MM (Dual Inline Memory Module) は、メモリ・カー ドの規格の一種であり、記憶容量では2MB, 4MB, 8 M B, 16 M B, 32 M B の 5 種類がある。このうち 2MBのものは1パンク構成のみ、32MBのものは2 パンク構成のみ、4MB、8MB及び16MBのものは 1パンク及び2パンク双方が用意されているので、DI MMカードは全部で8種類あることになる。各DIMM カードは、自己の記憶容量とパンク構成に応じたID番 号を付与されている。このID番号は、カード・エッジ 端子中の所定の端子から読みだせるようになっている (後述)。

【0032】 ISAバス・コントローラ14は、プロセッサ・バス12とISA (IndustryStandard Architect ure) バス21との間でのデータ交換を制御するためのものである。ISAバス21は、ROM18の他、例え

ばハードディスク・ドライブ (HDD), フロッピーデ ィスク・ドライブ (FDD), PCカード, キーボード /マウスなどの周辺機器類(図示しない)を接続するた めに用いられる。

【0033】ROM (Read Only Memory) 18は、製造 時に書込みデータが決められてしまう読出し専用の不揮 発性メモリであり、例えば始動時のプログラム(POS T: Power-on Self Test) (後述)やハードウェア制御プ ログラム (BIOS: Basic Input/Output System) をコ ード化して半永久的に格納するようになっている。

【0034】なお、DIMMソケット16から出力され るID番号識別用の4ピット幅の信号線は、プロセッサ ・パス12やメモリ・パス20には接続せず、ゲート回 路19を介してISAパス21につながっている。した がって、CPU11は、プロセッサ・バス12、ISA バス21、ゲート回路19という経路で、DIMMソケ ット16に装着されたDIMMカード17のID番号を 読み取ることができるようになっている。

【0035】B. メモリ・コントローラの付加的な構成 メモリ・コントローラ13はCPU11からのメモリ・ アクセス要求を処理する、ということは既にA項で述べ た。本実施例に係るメモリ・コントローラ13は、本発 明を好適に具現する(すなわちDIMMカード17の種 類が相違しても、RAS, CAS, WE, MA各出力の 信号波形やタイミングを動的に補償する) ために、従来 のメモリ・コントローラが備える構成要素の他に、付加 的な構成要素を含んでいる。

【0036】図2には、本実施例に係るメモリ・コント ローラ13の内部構成を概略的に示してある。なお、本 発明の説明に不要な構成要素は当然省略してある。

【0037】同図において、コントロール部31は、プ ロセッサ・パス12中のアドレス・パスとコントロール ・パスを入力して、メモリ・パス20には所定のタイミ ングで対応するMA, RAS, CAS, WEの各信号を 出力するようになっている。図中のメモリ・パス20 は、簡略化のため、1本の信号線で表されている。

【0038】メモリ・パス20中の各信号線(MA、R AS, CAS, WE)上には、複数個(ここでは3個) のパッファを並列接続したドライバ部32がそれぞれ挿 入されている。セレクタ部33は、各パッファ32-1,32-2,32-3のゲート・コントロール端子に 制御信号を入れており、各パッファ32-1…の出力を 停止することができる。

【0039】セレクタ部33は、プロセッサ・パス12 を入力しており、その動作はCPU11の制御下にあ る。すなわち、CPU11から受け取ったデータに基づ いて、ドライバ部32内の各バッファの出力を付勢し又 は減勢するようになっている。

【0040】このような構成を採用することにより、各

10

て、対応する信号線の出力電流すなわちドライブ能力を 調整することができる。したがって、CPU11は、増 設されたDIMMカード17の容量や構成に応じて各信 号線のドライバ部32の設定を変えることによって、メ モリ・パス20中の各信号線のドライブ能力を動的に変 更することができ訳である。

【0041】この項で述べたようにメモリ・コントロー ラ・チップ13の中にパッファ32を実装すれば、 [従 来の技術] の項の「解決法2」のようにディスクリート 10 なパッファ素子をプリント基板上に搭載することと比較 して、実装面積を小さくできること、及びコストを節約 できることは、当業者であれば容易に理解できるであろ

【0042】 C. 本発明のオペレーション

A項及びB項では、本発明を実施可能なPC1のハード ウェア構成について説明してきた。本項ではその動作に ついて詳解する。

【0043】メモリ・コントローラ13のドライブ能力 の設定は、原理的にはPC1が稼働中はいつでも行え る。しかしながら、メモリ15、16の初期化や使用条 件の設定を定める時期がより好適と考えられるので、本 実施例ではPOST実行中にメモリ・コントローラのド ライブ能力を設定するようにしている。

【0044】図3は、本実施例に係るPC1で利用され るPOSTプログラムの全体的なフローを示している。 POSTは、PC1の電源投入時でオペレーティング・ システムをブートする前に、各ハードウェア構成要素が 正常に動作するかどうかをチェックするための自己診断 テスト・ルーチンの集まりである。図示の通り、POS Tは、CPU11のテスト(S10), ROM18のテ スト (S 2 0) , DRAM (標準メモリ15及び増設メ モリ17) の設定 (S30), DRAMのテスト (S4 0), ビデオ周辺機器の設定 (S50), ビデオ周辺機 器のテスト(S60),他の周辺機器の設定及びそのテ スト (S 7 0, S 8 0) の順に実行される。POST実 行後は、オペレーティング・システムをプートしてシス テムの制御権を譲り渡す。POSTは、実際にはROM 18の中に格納されたファームウェアである(前述)。

【0045】メモリ・コントローラ13のドライブ能力 の設定は、ステップS30のDRAMの設定において実 行するのが好適である。図4にはDRAMの設定ルーチ ンの詳細なフローを示している。

【0046】図4に示すように、まず、メモリ15、1 7の記憶容量を確かめてメモリ空間上へのアドレスの割 り振りを行う(ステップS31)とともに、行アドレス /列アドレスの幅を設定する(ステップS32)。

【0047】ステップS31, S32のような設定を行 うためには、POSTは装着中のDIMMカード17に 関する記憶容量、チップ構成、アドレッシング方法など ドライバ部32で何個のパッファを付勢するかによっ 50 の属性データを必要とする。これらの属性データは通常

30

DIMMカードのメーカ側が提供しているものであり、 本実施例では、各DIMMカードの属性情報をID番号 ごとに管理するべく、ROM18の中に表1に示すよう なテーブルを予め格納している。一方、CPU11 (厳 密にはCPU11が実行するソフトウェア)は、装着中 のDIMMカード17のID番号を、ゲート回路19, ISAバス21、プロセッサ・バス12というルートで 読み取ることが可能である(前述)。したがって、PO STは、ROM18中の表1を参照することによって、 ステップS31, S32における設定を行うことができ 10 D番号を読み取るとともにROM18中の表2を参照す る訳である。

[0048]

【表1】

| DIMM ID (ID4-1) | SIZE | BANK | DRAM | | ADDRESS ING | |
|--------------------|----------|---------------------|--------|-------|-------------|--|
| 0000 | 44B | 2 | 512Kx8 | 4 | 10x9 | |
| 0001 | SMB | 2 | 1Mb:16 | 2 | 10x10 | |
| 0010 | 16MB | 2 | 2Mx8 | 4 | 11x10 | |
| 0011 | 32MB | 2 | 4Mx4 | B | 12x10 | |
| 0100 | RESERVED | | | | | |
| 0101 | RESERVED | | | | | |
| 0110 | RESERVED | | | | | |
| 0111 | RESERVED | | | | | |
| 1000 | 2MB | 2MB 1 512Kx8 4 10x9 | | 10::9 | | |
| 1001 | 4MB | 1 | 1Mbx16 | 2 | 10x10 | |
| 1010 | 8MB | 1 | 2Mx8 | 4 | 11x10 | |
| 1011 | 16MB | 1 | 4Mx4 | 8 | 12x10 | |
| 1100 | RESERVED | | | | | |
| 1101 | RESERVED | | | | | |
| 1110 | RESERVED | | | | | |
| 1111 | RESERVED | | | | | |

【0049】なお、POSTプログラムの中でアドレス の割り振りやアドレッシング方法の設定を行うことは既 に周知であり、また、ステップS31, S32以外に他 のステップを含んでいても本発明の具現には何ら影響は ない。また、表1の内容はDIMMカードの仕様に基づ いて容易に作成することができる。

【0050】次いで、POSTは、ステップS33にお いて、メモリ・コントローラ13のドライブ能力を、メ モリ15,17の記憶容量やチップ構成に応じて変更す 40

【0051】メモリ・コントローラ13のドライブ能力 を調整する前提として、各種のDIMMカードがDIM Mスロット16に装着された場合における各信号線(R AS, CAS, WE, MA) の最適な出力電流値を知る 必要がある。しかしながら、一般的には、最適な出力電 流値はDIMMカードの仕様として提供されてはいな い。何故なら、DIMMカードの記憶容量やチップ構成 (若しくはパンク数) に応じてドライブ能力が影響を受

12

たように既に確認できたが、その最適値は、PC1内部 の他のハードウェア (例えばメモリ・コントローラ1 3. 標準メモリ15, メモリ・パス20など) との組合 せに定まるからである。そこで、本発明者らは、各種D IMMカード17を装着したときの各信号線の最適な出 力電流値を予め実験的に調べておき、DIMMカードの ID番号ごとに管理するべく、表2に示すようなテープ ルにしてROM18の中に予め格納しておくようにし た。したがって、POSTは、DIMMカード17のI ることによって、各信号線の最適な出力電流値を得るこ とができる。POSTは、各信号線の出力電流が所望の 値になるように、セレクタ部33に命令を送る。セレク 夕部33は該命令に応じて各ドライバ部32中の減勢す るパッファの個数を決める。

[0052]

【表2】

20

30

| DIMM ID | RAS CONTROL | CAS CONTROL | WE CONTROL | MA CONTROL | |
|---------|----------------|----------------|---------------|---------------|--|
| 0000 | 1 (4mA) | 3(12mA) | 3 (12mA) | 2 (8mA) | |
| 0001 | 1 (4mA) | 3 (12mA) | 3 (12mA) | 2 (8mA) | |
| 0010 | 1 (4mA) | 3 (12mA) | 3 (12mA) | 2 (8mA) | |
| 0011 | 2 (8mA) | 3 (12mA) | 3 (12mA) | 3(12mA) | |
| 0100 | RESERVED | | | | |
| 0101 | RESERVED | | | | |
| 0110 | RESERVED | | | | |
| 0111 | RESERVED | | | | |
| 1000 | 1 (4mA) | 2(8mA) | 3 (12mA) | 2 (8mA) | |
| 1001 | 3(12mA) | 3 (12mA) | 3 (12mA) | 3(12mA) | |
| 1010 | 2 (8mA) | 2 (8mA) | 3 (12mA) | 2 (8mA) | |
| 1011 | 3(12mA) | 3 (12mA) | 3 (12mA) | 3(12mA) | |
| 1100 | RESERVED | | | | |
| 1101 | RESERVED | | | | |
| 1110 | RESERVED | | | | |
| 1111 | RESERVED | | | | |

【0053】このようにして諸々の設定処理が終了する と、メモリを使用可能な状態にして(ステップS3 4)、POSTの次のルーチン(DRAMのテスト(ス テップS40))に移行する。

【0054】D. 追補

以上、特定の実施例を参照しながら、本発明について詳 解してきた。しかしながら、本発明の要旨を逸脱しない 範囲で当業者が該実施例の修正や代用を成し得ることは 自明である。本実施例では、メモリ・コントローラに特 化して本発明の内容を説明してきたが、これはメモリ・ アクセス・タイムを短縮化するという目的に則ったに過 ぎない。同様の問題が他のデバイスについて発生すれ ば、当然本発明は適用可能である。要するに、例示とい う形態で本発明を開示してきたのであり、限定的に解釈 けるという現象自体は図8や [従来の技術] の項で述べ 50 されるべきではない。本発明の要旨を判断するために

は、冒頭に記載した特許請求の範囲の欄を参酌すべきで ある。

[0055]

【発明の効果】以上詳記したように、本発明に係るメモ リ・アクセス制御装置及びメモリ・アクセス制御方法よ れば、記憶容量やメモリ・チップの配列が異なる多種類 の増設メモリ(DIMMカード)を装着しても、メモリ ・コントローラの各出力信号線 (RAS, CAS, W E. MA) の信号波形やタイミングを動的に補償するこ とができる。

【0056】本発明の開発段階におけるメリットは、ダ ンパ抵抗や終端回路を各種DIMMカードに対応して調 整する必要がなくなる点である。したがって、その分、 開発期間を短縮し、開発費用を節約することができる。 また、各種検証試験も、DIMMカードの有無を考慮せ ず実施できるので、確認試験のための期間や費用も節約 することができる。

【0057】本発明の量産段階におけるメリットは、例 えば [従来の技術] の項で述べた解決法2に比しコスト を低減できる点である。また、解決法1に比し、ばらつ 20 きのない安定したマシンを製造することができる。ま た、メモリ・コントローラの各出力信号の時間マージン や電圧マージンが増大するので製造歩留りが向上し、量 産コストがさらに低減する。また、出荷検査時にDIM Mカードを検査しなくて済む。

【0058】本発明の市場段階におけるメリットは、P CはDIMMカードの種類に拘らず一定の品質が保たれ ることになる点である。

【図面の簡単な説明】

コンピュータ (PC) 1の主要なハードウェア構成要素 の結合関係を示したプロック図である。

14

【図2】図2は、本実施例に係るメモリ・コントローラ 13の内部構成を概略的に示した図である。

【図3】図3は、本実施例に係るPC1で利用されるP OSTプログラムの全体的なフローを示した図である。

【図4】図4は、DRAMの設定ルーチンの詳細なフロ ーを示した図である。

【図5】図5は、PCのうちメモリ(標準メモリ及びD IMMカード) 周辺の構成要素を模式的に図解した図で

【図6】図6は、メモリ・リード動作の様子をタイムチ 10 ャートで示した図である(但し、RAS, CAS, WE の各信号はアクティブ・ロー)。

【図7】図7は、信号波形の整形やタイミング調整をす るための従来例を示した図である。

【図8】図8は、DIMMスロットに装着したDIMM カードの容量に応じてメモリ・コントローラの出力信号 の波形やタイミングが変動する、ということを模式的に 示した検証データである。


【図9】図9は、8MBで1パンク方式及び2パンク方 式それぞれにおけるメモリ・チップの配列を模式的に示 した図である。


【図10】図10は、メモリ・コントローラのドライブ 能力を維持するための従来例を示した図である。


【符号の説明】


1…パーソナル・コンピュータ、11…CPU、12… プロセッサ・バス、13…メモリ・コントローラ、14 … I SAパス・コントローラ、15…標準メモリ、16 …DIMMソケット、17…DIMMカード、18…R OM、19…ゲート回路、20…メモリ・バス、21… 【図1】図1は、本発明の実施に供されるパーソナル・ 30 ISAパス、31…コントロール部、32…ドライバ 部、33…セレクタ部。

[図7]












【図5】



【図10】



[図6]



メモリ・リード・サイクル

W):ドライブ能力が弱すざる場合

(N):ドライブ能力が適当な場合

S):ドライブ能力が強すぎる場合

フロントページの続き

(72)発明者 大石真士

神奈川県大和市下鶴間1623番地14 日本ア イ・ビー・エム株式会社 大和事業所内

(72)発明者 野 村 雅 彦

神奈川県大和市下鶴間1623番地14 日本ア イ・ビー・エム株式会社 大和事業所内

The Delphion Integrated View

| G tN w: PDF More choices | Tools: Add to Work File: Create new Work File Go |
|---|--|
| Vi w: INPADOC I Jump to: Top Go to: Derwent | |

JP8305629A2: DEVICE FOR CONTROLLING MEMORY ACCESS AND METHOD

FOR CONTROLLING MEMORY ACCESS AND COMPUTER SYSTEM

JP Japan **S**Country:

> Α

FUKUSHIMA TOSHIAKI:

OISHI SHINJI:

NOMURA MASAHIKO;

INTERNATL BUSINESS MACH CORP <IBM> Assignee:

News, Profiles, Stocks and More about this company

Published / Filed: **1996-11-22** / 1995-04-25

JP1995000101059

Number:

G06F 12/06;

1995-04-25 JP1995000101059 Priority Number:

Abstract:

PURPOSE: To dynamically compensate the signal waveform or timing of each output signal line (RAS, CAS, WE, MA) of a memory controller even when many kinds of extended memories (DIMM card) whose storage capacities or memory chip arrays are different are mounted.

CONSTITUTION: This is a memory access controller used for a computer system on which an extended memory 17 can be mounted in addition to a standard memory 13, which controls access to the memories 13 and 17 by more than one signal lines. This memory access controller is provided with an identifying means which reads the identification data of the mounted extended memory 17, discriminating means which discriminates the optimal output current value of each signal line based on the identification data, and means which adjusts the output currents of each signal line based on the discriminated result.

COPYRIGHT: (C)1996,JPO

PINPADOC Legal Status:

None

Get Now: Family Legal Status Report

Family:

| PDF | <u>Publication</u> | Pub. Dat | Fil d | Title |
|-----|--------------------|------------|------------|---|
| æ | US5727182 | 1998-03-10 | | Method and apparatus for adjusting output current values for expansion memories |
| Ø | JP8305629A2 | 1996-11-22 | 1995-04-25 | APPARATUS AND METHOD FOR CONTROL OF MEMORY ACCESS AS WELL ASCOMPUTER SYSTEM |



<u>High</u> Resolution 2 family members shown above

Info:

None









Nominate this for the Gallery...



© 1997-2003 Thomson Delphion

Research Subscriptions | Privacy Policy | Terms & Conditions | Site Map | Contact Us | Help